Pinbelegungen der Chips des C64

Übliche Pins

CS: Chipselect: Wird dieser Eingang bei einem Peripheriechip auf Low gelegt, geht dieser auf den Bus. Der Chip selbst wertet dabei nur die niederwertigen Bits des Adressbusses aus, die Basisadresse (Beim SID z.B. $D400) wird von einer Logik (PLA) ausgewertet, die dann je nach Adressbereich die jeweiligen Chips mittels Chipselect auf den Bus bringt. Falls der zugewiesene Adressbereich grösser ist als der Chip selbst decodieren kann kommt es zu einer sog. Spiegelung der Register innerhalb dieses Adressbereiches, wie man es auch beim C64 beobachten kann.

Pin	Funktion	Skizze
Φ1	Phi 1 Clock Input. Wird benutzt um Φ2 zu erzeugen dass zur Φ1 um einen halben Takt verschoben ist. Durch den verschobenen Takt können Peripheriechips auf den Bus, während die CPU bereits wieder vom Bus ist.
RDY	Wenn Low: Der Prozessor hält an. Wird benötigt falls andere Devices oder Chips den Bus länger beanspruchen (VIC, oder DMA Pin am expansionport)
IRQ	Interrupt ReQuest: Wenn Low: JMP($FFFE)
NMI	Nicht Maskierbarer Interrupt: Wenn Low: JMP($FFFC)
AEC	Adress Enable Control: Wenn Low: Andere Chips können den Adressbus benutzen
P0-P5	Prozessorports, steuerbar über $0000 und $0001. Wird genutzt zur Datasettenansteuerung und zum ein-/ausblenden der ROM-Bereiche. $0000: Data Direction Register $0001: Portbits
Φ2	Phi 2 Clock Output. Systemtakt für Peripheriechips.

Pin	Funktion	Skizze
CAP XX	Anschlüsse für Kondensatoren: Wird für die Filter benötigt.
A.OUT	Ausgang des Audiosignals, läuft über einen Transistor nach Pin 3 der Audio-/Videobuchse.
POT X/Y	Eingang Analog Digitalwandler. Sind mit dem Joystickport 2 Verbunden und dient zum Auslesen von Paddles oder Maus.
EXT IN	Eingang für Externes Audiosignal (Audio-/Videobuchse Pin 5)

Pin	Funktion	Skizze
PA0-PA7	8 I/O Ports, werden durch ein DataDirectionRegister und ein StatusRegister aus jeweils 8 Bit gesteuert
PB0-PB7	Wie PA0-PA7
PC	Port Control: Wenn Low: Daten liegen am I/O Port an
TOD	Time of Day: Taktfrequenz für die interne Echtzeituhr Uhr des CIA. In PAL Ländern 50 Hz aus den 9V des Netzteils, bei NTSC 60Hz.
CNT	Counter Eingang: Takteingang für die seriellen Schieberegister. In Verbindung mit dem Timer können aber auch Impulse gezählt werden.
SP	Serial Port. Bidirektionale Schieberegister
RS0-RS3	RegisterSelect: Entspricht A0 - A3
FLAG	Handshakingeingang zur Signalisierung bei Übertragungen, z.B. Acknowledge
IRQ	Verbunden mit dem IRQ Eingang der CPU (CIA1: IRQ, CIA2: NMI). Verschiedenste Ereignisse des CIA können einen IRQ auslösen, siehe Registerbeschreibungen.

Pin	Funktion	Skizze
LP	Eingang LightPen
BA	Wenn Low: CPU wartet nach dem nächsten Lesezyklus
VDD	Referenzspannung: 6567/69: 12V+ 8562/65: 5V+
COLOR	Farbsignal: Pin 8 Audio-/Videobuchse
S/LUM	Luminanz + Synchronisation: Pin 1 Audio-/Videobuchse
AEC	Adress Enable Control: Mit AEC von CPU verbunden. Wenn Low: CPU wird vom Bus getrennt und VIC übernimmt die Kontrolle über den Bus.
Φ0	Taktsignal für den Systemtakt. Führt zu Φ1 am 6510
RAS	RowAddressSelect
CAS	ColumAddressSelect
Φ in	Dot Clock: 7.88 MHz bei Pal. Pro Takt wird ein Pixel dargestellt -> 8x Systemtakt
Φ cl	Color Clock: 17.73 MHz bei PAL. Dient zur Erzeugung des COLOR Signals.
D8-D11	Datenbus für ColorRAM ($D800) 4 Bit breit, da nur 4 Bit relevant